FIFO(First in First out)代表先进去的数据先出来，后进去的数据后出来，它是FPGA应用当中非常重要的模块，广泛用于数据的缓存，跨时钟域数据处理等。Vivado软件中提供了FIFO的IP核 , 我们只需通过IP核例化一个FIFO，根据FIFO的读写时序来写入和读取FIFO中存储的数据。
